【作 者】江環(huán);胡穎睿;馬健

　　【引 言】

　　指數(shù)衰減信號一般呈現(xiàn)上升快、峰值點(diǎn)窄，拖尾長的特點(diǎn)，導(dǎo)致對該種信號的幅度信息提取難度大。采用的梯形成形算法的原理則是將難以通過采樣得到的峰值點(diǎn)拓寬，使得其更容易被采到。該種算法內(nèi)部邏輯較復(fù)雜，但優(yōu)點(diǎn)是幅度信息準(zhǔn)確，能控制梯形參數(shù)，參數(shù)調(diào)節(jié)靈活，有效減少由于衰減過程導(dǎo)致基線漂移和脈沖堆積的概率[1]，并且只要對控制好算法參數(shù)，就能消除彈道虧損[2]。本文提出的基于FPGA 的自適應(yīng)梯形成形的算法利用 FPGA 的并行、高速優(yōu)勢，通過代碼將最終成形的梯形信號的上升沿時(shí)間、平頂時(shí)間、下降沿時(shí)間都能確定。并加入了自適應(yīng)內(nèi)容，利用輸入原信號的特征進(jìn)行初步計(jì)算，進(jìn)一步得到成形結(jié)果，對比結(jié)果的特殊點(diǎn)數(shù)據(jù)，判斷是否還需要進(jìn)行算法參數(shù)調(diào)整，如此，經(jīng)過多次迭代，最終實(shí)現(xiàn)輸出頂部平坦的梯形信號。

　　【結(jié) 論】

　　本文利用MATLAB軟件SIMULINK工具仿真實(shí)現(xiàn)了傳統(tǒng)梯形濾波成形算法，分析了級聯(lián)環(huán)節(jié)的作用，通過增加負(fù)反饋環(huán)節(jié)自適應(yīng)的調(diào)節(jié)成形參數(shù)以實(shí)現(xiàn)梯形輸出，增強(qiáng)了該算法的環(huán)境適應(yīng)性；利用Quartus II 編寫 Verilog 代碼，通過級聯(lián)方式簡化 FPGA 處理過程，提高了系統(tǒng)的實(shí)時(shí)性；通過對實(shí)際脈沖信號進(jìn)行采集，經(jīng) ModelSim 仿真得到的測試結(jié)果與 MATLB 仿真結(jié)果大體一致，也證實(shí)了本設(shè)計(jì)提出的算法是可行的，對梯形成形算法在 FPGA 上的應(yīng)用研究具有一定參考價(jià)值。

　　以下是正文：